台积电 CoWoS 封装报价拟上调 10% 至 20%，设备交期延长到 6 至 8 个月
10 月 27 日，台湾《工商时报》援引供应链消息称，台积电正酝酿将 CoWoS 先进封装报价上调 10% 至 20%，封测厂同步跟进；同期半导体设备交期由 3 至 6 个月延长到 6 至 8 个月。台积电未就此置评。
关键事实
- CoWoS 是把逻辑芯片与 HBM 堆叠集成在同一封装内的关键工艺。需求已从 AI GPU 延伸至服务器 CPU 与定制 ASIC，AI 芯片测试周期更长，进一步占用封测产能。
- 业内人士称，在供需失衡下下游客户已不再砍价，「只要能承诺交期便下单」。台积电今年设备采购按原有价格直接下单，未按惯例要求供应商降价或变相增加功能。
- 台积电董事长魏哲家在 10 月 15 日第三季度法说会上称，CoWoS 仍是客户首选，台积电是目前唯一实现五倍光罩规模量产且良率优异的厂商，正开发 9 倍、14 倍光罩尺寸方案并推进 CoPoS 技术。
- 产能规划：台湾媒体引述分析师预计 2026 年 CoWoS 月产能突破 13 万片晶圆，2027 年进一步升至 20 万片；高盛模型更保守，今年约 10.6 万片，2027 年增长 114%。
- 另一条价格线：据《自由时报》，台积电已确定自 2027 年 1 月起晶圆涨价 3% 至 6%，按制程分档，2nm 与 3nm 幅度最高。
- 供给端的瓶颈同时在测试与设备：设备商难以快速扩产，紧张从价格传导到交付排期。
- 制程侧的对照：台积电提交 2026 年 12 月 IEDM 的论文摘要显示，A14 平台 6T SRAM 位单元尺寸小于 0.017 平方微米，较 N5 世代缩小逾 19%；与已量产的 N2 相比，同功耗下速度提升 10% 至 15%，同速度下功耗降低 25% 至 30%，逻辑密度提升约 20%。
观点
- 涨幅顺序说明了定价权的位置：封装 10% 至 20%，晶圆 3% 至 6%，后段第一次比前段贵。CoWoS 从物料清单里的脚注，变成 AI 机柜成本的主要变量。
- 需求扩散到服务器 CPU 与 ASIC，意味着这条产线同时卡住了 GPU 与非 GPU 两条路线。自研 ASIC 想绕开英伟达的整机溢价，绕不开台积电的封装排期。
- 设备交期 6 至 8 个月构成产能扩张的物理上限，2027 年 20 万片/月对应的是已排定的订单，不是可弹性调节的供给。台积电连年度降价都不再要求供应商，等于确认供给紧张的持续时间超过一个采购周期。
- 对国产算力的含义：先进封装是当前最难绕过的环节，放量节奏取决于国内 2.5D/3D 封装产能的爬坡，而不是芯片设计端的迭代速度。